]> Repositories - Adafruit_Blinka-hackapet.git/commitdiff
add SPI1 pins for BeagleBone Black
authorDrew Fustini <drew@pdp7.com>
Thu, 22 Nov 2018 07:01:23 +0000 (07:01 +0000)
committerDrew Fustini <drew@pdp7.com>
Thu, 22 Nov 2018 07:22:45 +0000 (07:22 +0000)
Refer to:
http://beagleboard.org/static/images/cape-headers-spi.png

CE1 P9.28 SPI1_CS0
MISO_1 P9.29 SPI1_D0
MOSI_1 P9.30 SPI1_D1
SCLK_1 P9.31 SPI_SCLK

SPI1 conflicts with HDMI Audio (McASP)

Refer to:
https://elinux.org/Beagleboard:BeagleBoneBlack_Debian#U-Boot_Overlays

To Disable HDMI AUDIO, uncomment this line in /boot/uEnv.txt:
disable_uboot_overlay_audio=1

Set pin modes for SPI1 with:

config-pin p9.28 spi_cs
config-pin p9.29 spi
config-pin p9.30 spi
config-pin p9.31 spi_sclk

src/adafruit_blinka/board/beaglebone_black.py
src/adafruit_blinka/microcontroller/beaglebone_black/pin.py

index 489e332e63521c8f67c665fc3ba878b5686428ee..ffeb919571e013bc1a771dabf58e26521e61aece 100644 (file)
@@ -106,3 +106,12 @@ MISO = pin.MISO
 SCLK = pin.SCLK
 #CircuitPython naming convention for SPI Clock
 SCK = pin.SCK
+
+# SPI1 pins
+# http://beagleboard.org/static/images/cape-headers-spi.png
+CE1 = pin.CE1
+MOSI_1 = pin.MOSI_1
+MISO_1 = pin.MISO_1
+SCLK_1 = pin.SCLK_1
+#CircuitPython naming convention for SPI Clock
+SCK_1 = pin.SCK_1
index a379f1dfc438d58c2377dcaeded26b3422b77dc2..24ae0c12820ca6594a9c2884060c413aa37484fd 100644 (file)
@@ -154,9 +154,38 @@ SCLK = Pin('P9_22')
 #CircuitPython naming convention for SPI Clock
 SCK = Pin('P9_22')
 
+# Pins for SPI1
+# refer to:
+# http://beagleboard.org/static/images/cape-headers-spi.png
+#
+# CE1 P9.28 SPI1_CS0
+# MISO_1 P9.29 SPI1_D0
+# MOSI_1 P9.30 SPI1_D1
+# SCLK_1 P9.31 SPI_SCLK
+#
+# SPI1 conflicts with HDMI Audio (McASP)
+#
+# Refer to:
+# https://elinux.org/Beagleboard:BeagleBoneBlack_Debian#U-Boot_Overlays
+#
+# To Disable HDMI AUDIO, uncomment this line in /boot/uEnv.txt:
+# disable_uboot_overlay_audio=1
+#
+# Set pin modes for SPI1 with:
+#
+# config-pin p9.28 spi1_cs
+# config-pin p9.29 spi1
+# config-pin p9.30 spi1
+# config-pin p9.31 spi_sclk
+CE1 = Pin('P9_28')
+MOSI_1 = Pin('P9_29')
+MISO_1 = Pin('P9_30')
+SCLK_1 = Pin('P9_31')
+#CircuitPython naming convention for SPI Clock
+SCK_1 = Pin('P9_31')
+
 # ordered as spiId, sckId, mosiId, misoId
-#spiPorts = ((0, SCLK, MOSI, MISO), (1, SCLK_1, MOSI_1, MISO_1))
-spiPorts = ((0, SCLK, MOSI, MISO), (1, SCLK, MOSI, MISO))
+spiPorts = ((0, SCLK, MOSI, MISO), (1, SCLK_1, MOSI_1, MISO_1))
 
 # ordered as uartId, txId, rxId
 uartPorts = (